Good day!<div>I&#39;m creating HDL IP CORE (for using in FPGA) for theora encoder (now only I-frames).</div><div>I don&#39;t undestand one moment. Now i develop such stages:</div><div>1. From RBG(byer) to YCbCr converter</div>
<div>2. DCT processing (8x8 pixels blocks)</div><div>3. Quantizator of DCT coeff.</div><div>4. Zig-Zag of quantized DCT coeff.</div><div>and now i have uresolved last stage of compression - how i must send 8x8 blocks to huffman compressor? I don&#39;t understand ordering.</div>
<div>I must send all DC coeff (Y, than Cb,Cr), after all AC-0 (Y, than Cb,Cr) .... after all AC-63 (Y, than Cb,Cr)? And put huffman compression result to buffer memory like this:</div><div>huffman compression products of all DC coeff (Y, than Cb,Cr), after all AC-0 (Y, than Cb,Cr) .... after all AC-63 (Y, than Cb,Cr)?</div>
<div><br></div><div>Please explain me this moment. I need your help.</div><div><br></div><div>Thank all!</div>